BJT amplifier

jessy jessy #Micro_system#微电子电路

BJT-Amplifier

BJT-Amplifier

什么是BJT-amplifier

中文简称：BJT放大器，如电压放大器等

image-20221128134542174

上图是一个电压放大器，理想状态下，它的输入阻抗为无限大，输出阻抗为0，但现实中，输入阻抗和输出阻抗会偏离理想值！

image-20221128134846273

x可以是input也可以是output，公式是通用的。

根据小信号模型可以知道输入阻抗和输出阻抗的构成：

Impedance at base(基极偏置):

image-20221128135938002

image-20221128140254967

Impedance at collector(集电极偏置)

image-20221128140422686

  • 这个结果是在早期影响下(Early effect)

Impedance at Emitter(发射集偏置)

image-20221128140635049

  • 发射集偏执阻抗 Rout = beta/gm

image-20221128141222796

image-20221128141320048

Three Master rules of Transistor Impedance (结论)

（原始图片未随旧博客仓库保存，未在此迁移。）

  1. 基极接电源，如果发射集ac(交流)接地，则Rout = rπ

  2. 集电极接电源，如果发射集ac接地，则Rout = rπ

  3. 发射集接电源，如果基极ac接地并且早期影响被忽略，则Rout = 1/gm.

如何构成一个BJT- amplifier

晶体管和电路必须有偏置，有两个原因：

  • 晶体管必须在有源区工作
  • 小信号模型参数取决于偏置条件

image-20221128143755007

BJT三种偏置的Ic输出

1. Biasing with Base Resistor

image-20221128144135852

image-20221128144330622

但是，偏置点对β的变化很敏感。

2. Emitter Degeneration Biasing

image-20221128144706500

image-20221128145103388

  • Re的存在利于吸收Vx的误差，因此保持Vbe相对稳定
  • 这种偏置技术（I1 >> Ib）和Vbe的变化不敏感。

image-20221128145242472

3. Self-Biasing technique/collector-Feedback biasing

image-20221128153230354

image-20221128153625619

  • 这种方法利用集电极电压来提供必要的Vx和Ib
  • 一个重要的特点是集电极的电位高于基极，从而保证了晶体管的主动行动。image-20221128154851027

PNP 偏置图

image-20221128155045396

Study Of Common-Emitter(CE) Topology

1.Analysis CE core(inclusion of Early Effect)

Ignore Early effect

image-20221128161823868

image-20221128161843610

image-20221128162402769

  • 由公式可知，Vc是Vcc和Vbe之间的电位差，Vce不能低于Vbe，使晶体管处于有效区

image-20221128162647367

  • CE输入或输出阻抗

image-20221128163101975

测量输出阻抗时，输入端口必须接地。

  • CE阶段的权衡

image-20221128163253024

Inclusion of Early Effect
  • 由于早期影响，Transistor 内会有一个ro。

小信号模型

image-20221128163929576

image-20221128164003538

早期影响会降低放大器的增益，因为它是和Rc并联出线的。

2. Emitter Degeneration

Ignore Early Effect

发射集退化(恶化)

image-20221128164149998

image-20221128164517877

  • 通过在发射集上串联一个电阻，我们会使CE退化

  • 这种拓扑结构会降低放大器的增益，但会改善其他方面，如线性度和输入阻抗

Relationship:

image-20221128170442589

  • 小信号模型

image-20221128165247074

image-20221128170037580

  • Example1

image-20221128170821609

image-20221128170931717

image-20221128170953887

Q2的输入阻抗Rin2可与Re并联，产生一个等效阻抗，使Q1退化。

  • Example2

image-20221128171128141

image-20221128171231434

image-20221128171251419

在这个例子中，Q2的输入阻抗可与Rc并联，可产生一个对地的等效集电极阻抗。

  • 退化CE阶段的输入阻抗

image-20221128171711426

image-20221128171752082

Rin的公式相同。

image-20221128171844488

image-20221128171939723

随着发射集退化，输入阻抗从rπ到rπ+(1+gmRE)+RE，这是一个理想的效果。

  • 退化的CE阶段的输出阻抗

image-20221128172305431

image-20221128172607807

image-20221128172626578

集电极退化不改变输出阻抗

  • Capacitor at Emitter

image-20221128172830257

image-20221128172848220

在直流时，电容是开路的，电流源对放大器进行偏置

在交流时，电容是短路的，放大器是由RE退化的。

  • Example

image-20221128173205579

Gm<gm

如果gmRE大于统一，则Gm是更线性的。

image-20221128173454899

  • 带基极电阻的CE阶段。

image-20221128173634850

image-20221128173828183

image-20221128173920438

image-20221128174102605

image-20221128174143441

Rin1更重要，因为是在前阶段的输出阻抗。

  • Example

image-20221128174321532

image-20221128174621557

Inclusion Of Early Effect

image-20221129013438425

image-20221129014105210

image-20221129013851137

image-20221202110724427

  • 发射集退化，导致输出阻抗增加
  • 提高了放大增益，让这个电路成为更好的电流源。
  • Analysis by inspection

image-20221202111010652

image-20221202111201543

image-20221202111422695

  • 电路被简化
  • 电容器会对地产生一个交流短路，然后将电路转化成一个已知地拓扑结构。
  • Example: Degeneration by another system

image-20221202111644422

image-20221202111935195

image-20221202112013210

  • 称为联极，具有很多优点。　

3. CE-stage

Ignore Early Effect
  • Complete CE stage

image-20221202113119389

image-20221202113956585

image-20221202114016469

Common Base(CB) amplifier

image-20221202114800152

image-20221202115503851

  • 发射极为输入信号
  • 集电极为输出信号
  • 基极固定电压偏置

CB core

image-20221202115714111

image-20221202115825424

image-20221202115849832

image-20221202120624037

image-20221202120649873

image-20221202120731151

为了保持晶体管的不处于饱和状态，RC上的最大压降不能超过Vcc - Vbe.

Impedance

Input Impedance of CB

image-20221204213722779

image-20221204214102304

Output Impedance of CB

image-20221204214321400

n

CB stage with source resistance

image-20221204215004088

image-20221204215211890

image-20221204215021377

image-20221204215231060

  • 由于加入了源电阻，输入信号到达发射极之前就被衰减了，所以我们看到了一个较低的电压增益。
  • 这相当于CE发射极的退化，只是相位颠倒了。
Realistic Output Impedance of CB stage

image-20221204215552180

image-20221204215748878

image-20221204215812521

CB的输出阻抗等于Rc并联集电极下面的阻抗

Bace with Resistance

CB with Bace Resistance

image-20221204220722471

image-20221204221216607

image-20221204220905972

image-20221204221955155

随着基极电阻的增加，电压增益下降。

Comparison of CE and CB Stage with Base Resistance

image-20221205203806094

带基极电阻的CB放大器的电压增益与带基极电阻和发射极退化的CE极安全相同，只是符号为负。

Input Impedance of CB stage with base Resistance

image-20221205204931662

image-20221205205130635

image-20221205205221881

In CE

image-20221205205443390

image-20221205205457348

Example

image-20221205205514042

image-20221205210202723

  • CB proper(适当)偏置

image-20221205210409787

image-20221205211142322

Common Collector(CC) amplifier

image-20221205211500712

Not early effect

image-20221205211603379

image-20221205211906651

image-20221205212200331

early effect

image-20221205212616667

image-20221205212938599

Current Gain

image-20221205213013411

image-20221205213135343

CC with base biasing

image-20221205213239778

image-20221205213515230

Amplifier Example

Example1

image-20221205213627825

image-20221205214415363

image-20221205214634806

Example2

image-20221205214529866

image-20221205215110579