芯片制作工艺流程

Cmos unit process

• Wafer Manufacture（晶圆制造）

• Doping（掺杂）

• Photolithography（光刻）

• Thin Film Removal（薄膜去除）

• Thin Film Deposition（薄膜沉积）

CMOS process integration

• Frontend-of-Line(FEOL) 前端制作
• Backend-of-Line(BEOL) 后端制作
• CMOS Transistor CMOS晶体管
• Interconnection/Passivation 互连

CMOS unit process

1. Wafer manufacture(晶圆制造)

了解一下就行

三个步骤

1. Si Refinement(硅精细化)
2. Crystal Growth(生成晶圆所需要的晶体（Crystal）)
3. Wafer Formation(形成晶圆)

1. 1 Si Refinement(硅精细化)

化学方程式: SiO2 + 2C -> Si + 2CO

• 其流程就是从二氧化硅在2000摄氏度的高温下（2000oC furnace producing）提取98%的纯硅

• 然后蒸馏和还原（distillation & reduction） = > EGS的多晶块(晶圆制作)

1.2 Crystal Growth: “Czochralski (CZ) Growth” (晶体生长)

• EGS在石英坩锅中熔化（quartz crucible）
• 然后加入晶种（seed crystal）
• 转动缓慢去除锭或晶锭（ingot or boule）

1.3 Wafer Formation(形成晶圆)、

• 使用金刚石锯将硅锭切割成晶片（~1mm）

• 化学机械抛光（Chemical Mechanical Polishing (CMP)）=>镜面抛光（Mirror Finish）

2. Thermal Oxidation(热氧化)

SiO2（二氧化硅）充当稳定的介电介质和加工掩模(注入/扩散/蚀刻)。

生成SiO2的化学方程式:

温度都在～1000摄氏度左右

• Dry(干式): Si + O2 -> SiO2
• Wet(湿式): Si + 2H2O -> SiO2 + 2H2

The oxidant must travel through the SiO2 as it builds up(氧化剂在积累时必须穿过SiO2)

硅晶体表面生成一层SiO2，Si在氧化过程中会被消耗

• 干氧化: 较慢但较致密的SiO2(<300nm thick厚)

• 湿氧化: 更快但质量较差(<1um thick厚)

注意：温度，压力，氧化剂类型和晶圆特性也会影响氧化速度

上图过程:

两种炉：

• 管式炉：由加热元件包围的石英管

• 快速热处理（Rapid Thermal Processing (RTP)）炉（Furnace）， 但是使用加热灯

3. Doping（掺杂）:

3.1 Ion Implantation（离子注入）：

上图流程:

• 掺杂剂在电场中被电离和加速(Dopants are ionised & accelerated in an electric field.)。
• 表面是轰炸(Surface is bombarded.)。
• 晶格损伤通过退火来修复(Lattice damage is repaired by annealing.)。

⚠️注意：离子由电场产生。离子的选择使用“质谱仪”。在加速后，离子通过静电透镜扫描晶圆。

离子注入控制严密，可在低温下进行。通常需要戴口罩。

3.2 Diffusion(扩散):

流程：

• 植入后，高温加工=>3D扩散的掺杂剂（dopants）
• 扩散与掺杂梯度和热能（dopant gradient & thermal energy.）成正比
• 上图所示的植入配置文件(ẟ-Function)的分布。

4. Photolithography(光刻):

“图案化”的处理过程使用：EM辐射，掩模和光刻胶（光敏有机物）（EM radiation, a mask & photoresist (light-sensitive Organic polymer)）。

其”图案化“的步骤：

SiO2（二氧化硅）光刻

• a) SiO2热生长。
• b)光刻胶滴入、旋转和软烤到晶圆表面。
• c)透明和不透明区域的掩膜选择性地将光刻胶暴露在电磁辐射(如紫外线)下。3种类型的曝光，接近和投影(->10X)曝光。两种类型的光刻胶(可溶性曝光)和负色调(聚合曝光)。
• d)使用碱性溶剂显影晶圆会产生+/-图像。然后是硬烤的晶圆。
• e)蚀刻用于将光刻胶图案转移到SiO2薄膜上。这就产生了“特性”。
• f)用另一种溶剂剥离未显影的光刻胶。

1. ⚠️注意：掩模对中是关键的制造。用“配准误差(Registration error)”来衡量。

2. ⚠️注意： 衍射限制了晶圆上的“最小特征尺寸”=𝐶1𝜆/NA, C1是一个从0.5到1的常数，NA是投影透镜的自然孔径，𝑁𝐴=𝑛⋅sin𝜃，其中n=晶圆和透镜之间的折射率。

3. ⚠️注意：焦点深度(Depth of Focus)(DOF)限制了不同高度的图案=𝐶2𝜆/NA^2。晶圆必须平面化，以优化最小特征尺寸和自由度之间的权衡。这是使用(化学机械抛光)CMP实现的。

   

5. Thin Film Removal(去除薄膜):

两种方法去除薄膜(Thin Film Removal)

• 蚀刻
  • 干法（Dry）
  • 湿法（Wet）
• 化学机械抛光(CMP)

5.1 蚀刻参数

1. 选择性(Selectivity)，S = R2/R1 : 一种材料与另一种材料的蚀刻速率之比。理想情况下S值很高。

2. 各向异性(Anisotropy)，Af= 1- R1/Rv : 测量材料在横向和纵向的腐蚀速率。理想情况下，𝐴𝑓=1 =>是各向异性的。

5.2 两种蚀刻过程

5.2.1 湿法蚀刻

湿法蚀刻的作用：(高S但各向同性)。通常用于清洁，如微粒和污染物去除。

湿式蚀刻(etch tanks)槽在精确的温度控制下使用超声波振动蚀刻剂。蚀刻后，晶圆片被冲洗和纺干。–（tank 槽）

5.2.2 干法蚀刻(Controllable 𝑆 and 𝐴𝑓)

使用三种方法(Sputter Etching)、等离子刻蚀(Plasma Etching)和活性离子刻蚀(Reactive Ion Etching)(RIE)。

• 溅射蚀刻Sputter Etching(低S但各向异性)

电离的惰性气体在真空中在两个直流电极之间形成等离子体。阴极上的晶圆被带正电的离子轰击。

• 等离子体刻蚀: (高S但各向同性)

非惰性气体电离形成自由基。同样，等离子体是在真空中使用射频电位形成的。这些自由基与晶圆表面发生反应，产生的产物以气体的形式泵出。

• RIE蚀刻:(高S但各向异性)

提供溅射和等离子刻蚀的好处。在这里，气体的混合物(如氟碳化合物)被电离形成电离种和自由基的等离子体。然后，在阳极的晶圆表面，与合成的等离子体发生化学和机械的相互作用。

5.2.3 Chemical Mechanical Polishing 化学机械抛光 或 化学机械平坦化

• 研磨性化学浆液被涂在衬垫上。
• 去除材料的机理有机械和化学两种。
• 适用于金属、硅及绝缘材料。

6. Thin Film Deposition(薄膜沉积)

半导体(Si，多晶硅Si)，绝缘体(SiO2, Si3N4，玻璃)和导体(Al, Cu, Co, Ti, W,TiN)是制造现代IC组件所需的材料。

⚠️薄膜通常是用PVD和CVD方法制作的。

薄膜厚度的均匀性必须控制在晶圆上的+/-5nm。困难可能由表面台阶和缝隙呈现。

6.1 Physical Vapour Deposition(物理汽相沉积)(PVD)

沉积的材料在晶圆表面凝结之前通过气相(Deposited material is passed through a gas phase prior to condensing on the wafer surface)。蒸发需要在真空中加热(灯丝或电子束)材料，晶圆固定在蒸发路径上。

或者，溅射沉积轰击目标材料，该材料将原子喷射到阳极的晶圆上。在这里，目标原子可以形成一层薄膜。

6.2 Chemical Vapour Deposition(化学气相沉积)(CVD)

沉积材料是由晶圆表面的气体一起反应产生的(Deposited material is produced by gases reacting together at the wafer surface.)。沉积多种材料，具有比PVD更好的台阶覆盖率。类型包括, LPCVD和PECVD(等离子体增强)。

• APCVD。
• LPCVD，但产生保形膜。
• PECVD，又产生保形膜，因为等离子体将能量传递给目标气体。